或门芯片(交流接触器nxc与cjx2哪个好)

最简单的CMOS逻辑门电路是什么？

现代单片机主要是采用CMOS工艺制成的。

MOS管

MOS管分为N型和P型两种。如下图所示：

以N型管为例，两个端子为控制端子，称为“栅极”；3端子通常接地，称为“源极”；源电压记录为Vss，端子1连接正电压，称为“漏极”，漏极电压记录为VDD。为了打开端子1和端子3，需要在门2上设置更高的电平。

对于P型管，栅极、源极和漏极分别为5、4和6端。要接通端子4和端子6，栅极5应该为低电平。

在用CMOS技术制作的逻辑器件或单片机中，N型管和P型管经常成对出现。在任何时候，只要这两个CMOS晶体管中的一个导通，另一个不导通(即“关”或“关”)，所以称为“互补型CMOS晶体管”。

CMOS逻辑电平

高速CMOS电路的电源电压VDD通常为5v。Vss在0V接地。高电平视为逻辑“1”，电平值范围为65% ~ VDD(或vdd-1.5v ~ vdd)；低电平视为逻辑“0”，不应超过VDD的35%或0 ~ 1.5v

1.5V~ 3.5V应视为不确定电平。硬件设计中应避免不确定的电平。

近年来，随着亚微米技术的发展，单片机的电源越来越少。低电源电压有助于降低功耗。VDD为3.3V的互补金属氧化物半导体器件已被广泛使用。在便携应用中，VDD是2.7V，甚至出现了1.8V单片机。未来，电源电压将继续降至0.9V，但低于VDD 35%的电平视为逻辑“0”，高于VDD 65%的电平视为逻辑“1”的规则仍然适用。

非门

非门(反相器)是最简单的门电路，由一对CMOS晶体管组成。其工作原理如下：

当端子A为高电平时，P型晶体管关断，N型晶体管导通，输出端子C的电平与Vss一致，输出低电平。

当A端为低电平时，P型晶体管导通，N型晶体管截止，输出端C的电平与VDD一致，从而输出高电平。

与非门

与非门的工作原理：

当A和B输入均为低电平时，管1和2导通，管3和4关断，C端电压与VDD一致，输出高电平。

当A输入高电平，B输入低电平时，管1和3导通，管2和4截止，端子C的电位与管1的漏极一致，输出高电平。

当A输入低电平，B输入高电平时，情况类似，也输出高电平。

当A、B输入均为高电平时，管1、2关断，管3、4导通，C端电压与地一致，输出低电平。

或非门

或非门的工作原理：

当A和B输入均为低电平时，管1和2导通，管3和4关断，C端电压与VDD一致，输出高电平。

当A输入高电平，B输入低电平时，管1和4导通，管2和3截止，端子C输出低电平。

当A输入低电平，B输入高电平时，情况类似，也输出低电平。

当A、B输入均为高电平时，管1、2关断，管3、4导通，C端电压与地一致，输出低电平。

注：如果去掉与非门和或非门逻辑符号输出端的小圆圈，则成为与门和或门的逻辑符号。但是，实现AND和OR功能的电路图必须在输出端增加一个反相器，即一对CMOS晶体管。所以与门实际上比与非门更复杂，延迟时间更长，这是电路设计中要注意的。

三态门

三态门的工作原理：

当控制端C为“1”时，N型管3导通，同时C端的电平经过反相器后变低，使P型管4导通，输入端A的电平条件可以通过管3、4到达输出端B。

当控制端子C为“0”时，3管和4管关闭，输入端子A的电平条件不能

注：从CMOS等效电路、真值表和逻辑表达式可以看出，如果“0”和“1”改变，与非门就会变成或非门。“1”的有效信号是“与非”关系，“0”的有效信号是“或非”关系。

上图中画出的逻辑器件符号都是正逻辑下的输入输出关系，即“1”(高电平)有效。然而，单片机中的大多数控制信号被定义为负(低电平)。例如，芯片选择信号CS(Chip Select)是指当信号为“0”时，它具有由字符标记的含义，即当信号为“0”时，它意味着芯片被选择。因此，或非门的逻辑符号也可以绘制如下图。

组合逻辑电路

逻辑电路的不同组合，如与非门和或非门，可以获得各种组合逻辑电路，如解码器、译码器、多路开关等。组合逻辑电路的实现可以利用现有的集成电路或PAL、GAL等可编程逻辑器件来实现。